Halve geleider W971GG6SB-25 SAMA5D2 geheugen IC's 1 Gbit DDR2 SDRAM / 2 Gbit LPDDR2

                                                                  W971GG6SB-25 Gegevensblad

Specificaties

Functioneel compatibel onderdeel

Productgegevens

Algemene beschrijving

De W971GG6SB is een 1G bit DDR2 SDRAM, georganiseerd als 8,388Dit apparaat bereikt hogesnelheidsoverdrachtsnelheden tot 1066Mb/sec/pin (DDR2-1066) voor verschillende toepassingen. W971GG6SB is gesorteerd in de volgende categorieën: -18, 18I,- 25De onderdelen van de categorieën -18 en 18I voldoen aan de specificatie DDR2-1066 (6-6-6) (de industriële categorie 18I die gegarandeerd -40 °C ≤ TCASE ≤ 95 °C ondersteunt).De onderdelen van de categorieën -25 en 25I voldoen aan de specificaties DDR2-800 (5-5-5) of DDR2-800 (6-6-6) (de industriële categorie van 25I die gegarandeerd -40 °C ≤ TCASE ≤ 95 °C kan ondersteunen)De onderdelen van de klasse -3 voldoen aan de specificatie DDR2-667 (5-5-5).
Alle besturings- en adresinvoeringen worden gesynchroniseerd met een paar externe differentiële klokken.Invoer wordt vastgemaakt op het kruispunt van de differentiaalklokken (CLK stijgende en CLK dalende). Alle I/O's worden gesynchroniseerd met een enkel eind DQS of differentieel DQS-DQS-paar op een bron synchrone manier.

GESCHIEDENIS

● Stroomvoorziening: VDD, VDDQ = 1,8 V ± 0,1 V
● Double Data Rate architectuur: twee gegevensoverdrachten per clockcyclus
● CAS-latentie: 3, 4, 5, 6 en 7
● De lengte van de uitbarsting: 4 en 8
● Bi-directionele, differentiële gegevensstrobes (DQS en DQS) worden met gegevens verzonden/ontvangen
● Rand-uitgelijnd met leesgegevens en midden-uitgelijnd met schrijfgegevens
● DLL stemt DQ- en DQS-overgangen af met de klok
● Differentiële klokinvoer (CLK en CLK)
● Gegevensmaskers (DM) voor het schrijven van gegevens
● Bevelen die op elke positieve CLK-rand, gegevens en gegevensmasker worden ingevoerd, worden verwezen naar
beide randen van de DQS
● Geplaatst CAS programmeerbare additieve latentie ondersteund om commando en
efficiëntie van de databus
● Lezen Latency = Additive Latency plus CAS Latency (RL = AL + CL)
● Off-Chip-Driver-impedancieinstelling (OCD) en On-Die-Termination (ODT) voor
betere signaalkwaliteit
● Automatische vooroplaadfunctie voor lezen en schrijven
● Automatische vernieuwing en zelfvernieuwing
● Vooropgeladen en actieve uitstroom
● Schrijf een gegevensmasker
● Schrijf latency = lees latency - 1 (WL = RL - 1)
● Interface: SSTL_18
● Verpakt in WBGA 84 Ball (8x12,5 mm2), met loodvrije materialen die aan de RoHS-normen voldoen

VervaardigingBeschrijvingen

DRAM-chip DDR2 SDRAM 1Gbit 64Mx16 1.8V 84-pin WBGA

Wie zijn wij?

is een professionele elektronische marketingmaatschappij die zich al meer dan tien jaar volledig bezighoudt met de verkoop en service van halfgeleiders en elektronische componenten voor klanten;gespecialiseerd in de verkoop van nieuwe en ongebruikte, originele fabrieksverzegelde verpakking van elektronische componenten. gespecialiseerd in IC, diode, transistor, IGBT, DC-DC converter...*** heeft ons eigen verkoopserviceconcept opgezet en heeft al sterke partnerschappen met vele beroemde fabrikanten en we hebben meer dan 5,0001000 soorten elektronische componenten voor uw keuze, altijd tot uw dienst!